SP00/01588

PCT/JP 00/01588 REC'D 0 9 MAY 2000

PCT

PATENT OFFICE 09/936683 JAPANESE GOVERNMENT

EKU

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1999年 3月17日

出 願 番 Application Number:

平成11年特許願第072133号

人 出 Applicant (s):

. !


三菱電線工業株式会社

PRIORITY

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2000年 4月21日

特許庁長官 Commissioner, Patent Office



特平11-072133

【書類名】

特許願

【整理番号】

P6138

【提出日】

平成11年 3月17日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 31/00

【発明者】

【住所又は居所】

兵庫県伊丹市池尻4丁目3番地 三菱電線工業株式会社

伊丹製作所内

【氏名】

只友 一行

【発明者】

【住所又は居所】

兵庫県伊丹市池尻4丁目3番地 三菱電線工業株式会社

伊丹製作所内

【氏名】

岡川 広明

【発明者】

【住所又は居所】

兵庫県伊丹市池尻4丁目3番地 三菱電線工業株式会社

伊丹製作所内

【氏名】

大内 洋一郎

【発明者】

【住所又は居所】

兵庫県伊丹市池尻4丁目3番地 三菱電線工業株式会社

伊丹製作所内

【氏名】

湖東 雅弘

【特許出願人】

【識別番号】

000003263

【氏名又は名称】

三菱電線工業株式会社

【代表者】

冨士 晴之助

【手数料の表示】

【予納台帳番号】

066707

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体基材及びその作製方法

【特許請求の範囲】

【請求項1】 基板と、該基板上に気相成長された半導体結晶とからなる半導体基材であって、前記基板の結晶成長面には凸部が形成されており、前記半導体結晶は該凸部の上方部から専ら結晶成長されたものであることを特徴とする半導体基材。

【請求項2】 基板の結晶成長面の凸部が、複数本の凸条からなることを特徴とする請求項1記載の半導体基材。

【請求項3】 凸条間に形成される溝を横断面方形状の溝とし、溝高さをh、溝幅をtとするとき、h/tで定められるアスペクト比を1以上としたことを特徴とする請求項2記載の半導体基材。

【請求項4】 基板上に半導体結晶を気相成長させるにあたり、予め基板表面に、底部まで気相成長時の原料ガスが実質的に拡散できない形状の凹部により 区画された凸部を設け、次いで該基板に対して原料ガスを供給することで、前記 凸部の上方部から専ら半導体結晶成長を開始させることを特徴とする半導体基材の作製方法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】

本発明は、半導体基材およびその作製方法に関し、特に転位欠陥が生じ易い半導体材料を用いる場合に有用な構造及び方法に関するものである。

[0002]

【発明の背景】

例えばGaN系半導体結晶等を、バッファ層及びGaN層が設けられた基板上に気相成長するにあたり、前記基板上に部分的なマスク層を設けて選択成長することでラテラル方向の結晶成長を行わせ、転位欠陥を減少させた高品質な結晶を得る方法が提案されている(例えば特開平10-312971)。

[0003]

しかしながら上記の方法によれば、マスク層上にラテラル方向成長された部分 において、ラテラル成長方向に c 軸が微小量ながら傾斜するといった問題が生じ てしまい、これにより結晶品質が低下してしまうという新たな問題が有ることが 判明した (MRS 1998 Fall Meeting 予稿集G3.1)。 これは、X線ロッキングカーブ測定(XRC)の入射方位依存性を測定(φスキ ャン)することでも確認できる。即ち、ラテラル成長方向からの入射X線による X線ロッキングカーブの半値全幅 (FWHM) は、マスク層のストライプ方向か らのX線によるFWHM値より大きくなっており、c軸の微小傾斜(チルティン グ) に方位依存性がある事を示している。この事は、マスク上のラテラル成長の 合体部分に新たな欠陥を多数誘起する可能性を示唆している。

[0004]

また、マスク層材料として汎用されているものは SiO_2 なのであるが、その 上に結晶成長層が積重されるとSi成分がこの結晶成長層中に移行するという、 いわゆるオートドーピング汚染の問題があることも判明した。さらに、A1を含 有する半導体材料、例えばA1GaNをSiO2マスク層付き基板上に成長させ た場合、マスク層上にも結晶成長してしまい、選択成長自体が効果的に行えない という問題もあった。

[0005]

このような問題を解消する試みとして、SiCのベース基板上にバッファ層及 びGaN層を設けた基板に対して、SiC層にまで至るストライプ溝加工を施し て凸部を形成し、この凸部の上方部に位置することになるGaN層から結晶成長 させる方法が提案されている (MRS 1998 Fall Meeting 予稿集G3.38)。この方法によれば SiO_2 マスク層無しで選択成長させる 事も出来、上述のSi〇₂マスクを用いることに起因する各種の問題を解消する ことが可能となる。

[0006]

上記の方法は、ベース基板としてサファイア基板を使用する事もできる。しか しながら上記の方法によると、サファイアベース基板上にバッファ層材料並びに GaN層材料を結晶成長させ、これを一旦成長炉から取り出して溝切り加工を施 し、再び成長炉中にこれを戻して結晶成長を行うというステップが必要となることから、製造プロセスが複雑化してしまうという新たな問題が惹起されることに なる。

従って本発明はマスク層を用いることにより起因する種々の問題を回避するためにマスクレス化を図り、且つ製造プロセスの複雑化を伴うことのない半導体基 材及びその作製方法を提供することを目的とする。

[0007]

【課題を解決するための手段】

本発明の半導体基材は、基板と、該基板上に気相成長された半導体結晶とからなる半導体基材であって、前記基板の結晶成長面には凸部が形成されており、前記半導体結晶は該凸部の上方部から専ら結晶成長されたものであることを特徴とするものである。

[0008]

上記構成において、凸部が、複数本の凸条にて構成することが好ましい実施態様である。この場合、凸条間に形成される溝を横断面方形状の溝とし、溝高さをh、溝幅をtとするとき、h/tで定められるアスペクト比を1以上とすることが好ましい。

[0000]

また本発明の半導体基材の作製方法は、基板上に半導体結晶を気相成長させるにあたり、予め基板表面に、底部まで気相成長時の原料ガスが実質的に拡散できない形状の凹部により区画された凸部を設け、次いで該基板に対して原料ガスを供給することで、前記凸部の上方部から専ら半導体結晶成長を開始させることを特徴とするものである。

[0010]

【作用】

本発明は、バッファ層等すら形成していない状態の基板に対して凸部を設けることで、結晶成長当初から実質的に選択成長可能な素地面を予め提供しておく点に特徴を有する。即ち、凸部以外の部分には気相成長させた場合原材料が拡散しにくいために、成長初期には基板表面全体で結晶成長が起こる可能性は有るもの

の、直ちに凸部の上方部における結晶成長が優位になって、C軸方向の成長とラ テラル方向の成長が起こり始めることになり、実質的に選択成長がマスク層レス で達成されることになる。そして該選択成長が、基板直上に位置する層(例えば バッファ層)の結晶成長から行い得ることになるので、その後の成長工程を連続 して行うことができるものである。

[0011]

【発明の実施の態様】

以下図面に基いて、本発明の実施態様につき詳細に説明する。

図1(a)乃至(d)は本発明に係る半導体基材の結晶成長状態を説明するための 断面図である。図において、1は基板であり、2は該基板1上に気相成長された 半導体結晶をそれぞれ示している。基板1の結晶成長面には凸部11が形成され ており、この凸部11は、その上方部から専ら結晶成長が行われるような形状と されている。

[0012]

本発明でいう基板とは、各種の半導体結晶層を成長させるためのベースとなる 基板であって、格子整合のためのバッファ層等も未だ形成されていない状態のも のを言う。このような基板としては、サファイア基板、SiC基板、スピネル基 板などを用いることができる。

[0013]

基板1上に成長される半導体結晶としては種々の半導体材料を用いることがで き、例えばGaN、A1GaN、InGaNなどが例示できる。

中でも、A1GaN等のA1を含有する半導体材料の場合、従来のマスク方式 では SiO_2 マスク層上に成長してしまうという問題があったが、マスクレス化 によりかかる問題が解消されるため、紫外線発光素子等の応用上特に好適な材料 である。

[0014]

基板1の結晶成長面に形成される凸部11は、その上方部から専ら結晶成長が 行われるような形状とされる必要がある。「上方部から専ら結晶成長が行われる 」とは、凸部11の根元部分及びその近傍では結晶成長が生じない、若しくは僅 かながらは結晶成長は起こるが実質的には結晶成長とは呼べないレベルであるが、他方凸部 1 1 の頂点乃至頂面及びその近傍では実際的な結晶成長が行い得る状態をいい、本発明にあっては、このような凸部 1 1 であれば特に制限はなく各種の形状を採用することができる。

[0015]

具体的には、凸部11を、気相成長時に原料ガスが実質的に底部まで拡散できない形状の凹部により区画して作製することで、上述した如き凸部11とすることができる。このような凸部11であれば、原料ガスが凸部11の根元部及びその近傍に十分至らず、而して凸部の上方部からしか結晶成長が起こらないからである。上記の凹部により区画された凸部の態様としては、島状の点在型の凸部、ストライプ型の凸条からなる凸部、格子状の凸部、これらを形成する線が曲線である凸部などが例示できる。

[0016]

これらの凸部の態様の中でも、凸条を複数本設ける態様のものは、その作製工程を簡略化できると共に、規則的なパターンが作製容易である点で好ましい。この場合、凸条の形成は、例えば通常のフォトリソグラフィ技術を使ってマスク材料を意図する凸条に応じてパターン化し、RIE技術等を使ってエッチング加工を行うことで作製できる(該エッチングに用いたマスク材は後で除去する)。

[0017]

さらに、凸条の上方部から専ら結晶成長が行わせ実質的にラテラル方向成長モードを実現するために、凸条間に形成される溝を横断面方形状の溝とし、溝高さをh、溝幅をtとするとき、h/tで定められるアスペクト比を1以上、好ましくは 2~25とすることが好ましい。アスペクト比が1以下であると原料ガスが溝の底部まで拡散可能となるため好ましくなく、またアスペクト比が大きすぎると加工が困難となり機械的強度も低下することから25程度以下とすることが望ましい。

[0018]

上記したような凸部11付き基板1(図1(a))上に、気相成長法により半導体結晶2を成長させる。通常、成長に際しては格子整合を取るために先ずバッファ

層材料が所定厚さに成長され、次いで所望の半導体材料が成長される。図1(b) は成長の途中の状態を、図1(c)はその一つの凸部11の部分を拡大したものを それぞれ示している。上記の材料の原料ガスが供給されると凸部11の上方部に おいてのみ結晶成長が生じ結果、凸部上方部表面にバッファ層3が成長され、次 いでバッファ層3の上に半導体結晶となる半導体結晶単位20が成長される。

[0019]

そして、さらに成長を続けることで、C軸方向の成長並びにラテラル方向の成 長が進行し、ついには図1(d)に示すように半導体結晶単位20が互いに結合し て平坦な半導体結晶2の層が形成されることになる。なお、このような成長プロ セスを経る結果、基板1と半導体結晶2との界面には空洞部が生成されることに なる。この成長方法を採用すれば、基板1に存在している転位欠陥の多くは、凸 部11間に存在する溝の底部にてその延伸がストップされることとなるため、半 導体結晶2は転位欠陥の少ない高品質の結晶とすることができる。

[0020]

【実施例】

[実施例1]

c 面サファイア基板上にフォトレジストのパターニング(幅:2 μm、周期:4 μ m、ストライプ方位:<11-20>)を行い、RIE (Reactive Ion Etchi ing) 装置で10μmの深さまで断面方形型にエッチングした。この時のアスペ クト比は5であった。フォトレジストを除去後、横型のMOVPE装置に基板を 装着し、通常の成長条件でGaNを7μπ成長した。

[0021]

比較のために、通常のc面サファイア基板上に同じ成長条件で成膜したGaN 層と、同じパターンのSi〇2マスクを使ってEL〇成長したGaN膜を用意し た。

評価は、InGaN (InN混晶比=0.2、100nm厚)を続けて成長して 現れるピット(転位に対応している)をカウントして転位密度とした。キャリヤ 密度はホール効果測定で評価し、結晶軸のゆらぎはXRCのφスキャンで評価し た。評価結果を表1に示す。

[0022]

【表1】

サンプル	des 65 est est		
	転位密度	キャリヤ密度	XRC O FWHM
実施例サンプル	1×10 ⁷ cm ⁻³	1×10 ¹⁶ cm ⁻³	
従来 ELO サンブル	4×10 ⁷ cm ⁻³		170 sec
通常 GaN		5×10 ¹⁷ cm ⁻³	200-400 sec
Taip day	2×10° cm-3	1×10 ¹⁶ cm ⁻³	220 sec

[0023]

図2はXRCのφスキャンデータを示しており、本発明にかかるGaN膜は転位密度が少なく、またSiO2マスクを使ったELO成長によるGaN膜のようにラテラル成長方向付近で強まる結晶軸のゆらぎも無い、高品質な結晶であることが確認された。

[0024]

[実施例2]

c 面サファイア基板上にフォトレジストのパターニング(幅: $1~\mu$ m、周期: $2~\mu$ m、ストライプ方位: <11-20>)を行い、RIE装置で $5~\mu$ mの深さまでエッチングした。この時のアスペクト比は5であった。フォトレジストを除去後、横型のMOVPE装置に基板を装着し、通常の成長条件で $GaNe5~\mu$ m成長した。

連続して青色LED構造を形成し、電極形成、素子分離を行い、LED素子を作製した。ウエハ全体で採取されたLEDチップの出力の平均値と逆電流特性を評価した。比較対象は、従来のELO技術を使って作製したLEDチップと通常のサファイア基板を使って作製したLEDチップである。これらの評価結果を表2に示す。

[0025]

【表2】

サンプル	出力 (20mA)	-10V 印加時の リーク電流値
実施例サンブル	1.7 mW	10 nA
従来 ELO サンブル	1.5 mW	50 nA
通常 GaN	1.3 mW	1 μΑ

[0026]

【発明の効果】

以上説明した通りの本発明の半導体基材及びその作製方法によれば、基板に対して凸部を設けておくことで、マスク層を使用することなく実質的に選択成長を行わせることができる。従ってマスク層を形成することに起因する問題点である、c軸の微小チルティングによるラテラル成長部の合体部分の新たな欠陥の発生の問題やオートドーピングの問題、A1含有半導体材料が選択成長不可という問題を解消できる。

[0027]

さらに基板自体に予め凸部を設けるので、その後に選択成長のための特段の加工を必要とせず、バッファ層成長から発光部等の半導体結晶層の成長を連続して 行えるので、製造プロセスの簡略化が図れるという利点がある。

【図面の簡単な説明】

【図1】

本発明のに係る半導体基材の結晶成長状態を説明するための断面図である。

【図2】

XRCのφスキャンデータを示すグラフ図である。

【符号の説明】


- 1 基板
- 11 凸部
- 2 半導体結晶
- 20 半導体結晶単位


3 バッファ層


【書類名】


図面

【図1】










【図2】



【書類名】

要約書

【要約】

【課題】 選択成長において、マスク層を用いることにより起因する種々の問題を回避するためにマスクレス化を図り、且つ製造プロセスの複雑化を伴うことのない半導体基材及びその作製方法を提供すること。

【解決手段】 基板1上に半導体結晶2を気相成長させるにあたり、予め基板1の表面に、底部まで気相成長時の原料ガスが実質的に拡散できない形状の溝により区画された凸部11をストライプ状に設ける。この凸部11付き基板1に対して原料ガスを供給すると、原料ガスは溝底部まで届かないので、凸部11の上方部から専ら半導体結晶成長が行われ、結果として選択成長と同様の成長が起こる

【選択図】

図 1

出願人履歴情報

識別番号

[000003263]

1. 変更年月日 1990年 8月14日

[変更理由] 新規登録

住 所 兵庫県尼崎市東向島西之町8番地

氏 名 三菱電線工業株式会社